simple verilog